电子开发网

电子开发网电子设计 | 电子开发网Rss 2.0 会员中心 会员注册
搜索: 您现在的位置: 电子开发网 >> 电子开发 >> 电子元器件 >> 正文

74107/74ls107引脚图及功能表详解 中文资料

作者:佚名    文章来源:本站原创    点击数:    更新时间:2018-12-08

  本文首先介绍了74ls107引脚图及引脚功能、74ls107功能表,其次介绍了74ls107极限值、推荐工作条件及逻辑图,最后介绍了74ls107静态特性和动态特性,具体的跟随小编一起来了解一下吧。

  74ls107为带清除端的两组 J-K 触发器,其中 54/74107 是主从触发,54/74LS107 是下降沿触发,其主要电特性的典型值如下:

  74ls107引脚图及功能表详解

  74ls107引脚图及引脚功能

  74ls107引脚图及功能表详解

  引脚功能

  CLK1、CLK2————时钟输入端

  J1、J2、K1、K2————数据输入端

  Q1、Q2、/Q1、/Q2————输出端

  CLR1、CLR2————直接复位端(低电平有效)

  74ls107功能表

  74ls107引脚图及功能表详解

  说明

  H-高电平

  L-低电平

  X-任意

  ↓-高到低电平跳变

  Q0-稳态输入建立前 Q 的电平

  /Q0-稳态输入建立前/Q 的电平

  74ls107极限值

  电源电压------------------------------------------------7V

  输入电压

  54/74107-----------------------------------------5.5V

  54/74LS107---------------------------------------7V

  工作环境温度

  54&TImes;&TImes;&TImes;------------------------------ -55~125℃

  74&TImes;××------------------------------------0~70℃

  贮存温度-------------------------------------- -65~150℃

  74ls107推荐工作条件

  74ls107引脚图及功能表详解

  74ls107逻辑图

  74ls107引脚图及功能表详解

  74ls107静态特性(TA 为工作环境温度范围)

  74ls107引脚图及功能表详解

  74ls107动态特性(TA=25℃)

  74ls107引脚图及功能表详解

  74ls107引脚图及功能表详解

  fmax-最大时钟频率

  tPLH-输出由低到高电平传输延迟时间

  tPHL-输出由高到低电平传输延迟时间

Tags:74107,引脚图,功能表  
责任编辑:admin
请文明参与讨论,禁止漫骂攻击,不要恶意评论、违禁词语。 昵称:
1分 2分 3分 4分 5分

还可以输入 200 个字
[ 查看全部 ] 网友评论
关于我们 - 联系我们 - 广告服务 - 友情链接 - 网站地图 - 版权声明 - 在线帮助 - 文章列表
返回顶部
刷新页面
下到页底
晶体管查询