电子开发网

电子开发网电子设计 | 电子开发网Rss 2.0 会员中心 会员注册
搜索: 您现在的位置: 电子开发网 >> 基础入门 >> 数字电子电路 >> 正文

组合逻辑电路的险象

作者:佚名    文章来源:本站原创    点击数:    更新时间:2018-11-24

一、竞争现象与险象的产生
  逻辑电路中各路径上延迟时间的长短与信号经过的门的级数有关,与具体逻辑门的时延大小有关,还与导线的长短有关,因此,输入信号经过不同路径到达输出端的时间有先有后,这种现象称为竞争现象。通常,可以更广义地把竞争理解为多个信号到达某一点有时差的现象。竞争的结果可能使逻辑电路产生错误输出,通常将由竞争引发的错误输出信号称为险象。组合电路中的险象是一种瞬态现象,它表现为在输出端产生不应有的尖脉冲,暂时地破坏正常逻辑关系。一旦瞬态过程结束,即可恢复正常逻辑关系。

  根据竞争的结果是否导致险象的产生,可以将竞争分为非临界竞争和临界竞争两种类型。不产生错误输出的竞争称为非临界竞争,导致错误输出的竞争称为临界竞争。

二、险象的消除

  消除或避免电路中险象的常用方法有增加冗余项的方法、增加惯性延时环节的方法和选通法等。

Tags:组合逻辑电路,险象  
责任编辑:admin
请文明参与讨论,禁止漫骂攻击,不要恶意评论、违禁词语。 昵称:
1分 2分 3分 4分 5分

还可以输入 200 个字
[ 查看全部 ] 网友评论
关于我们 - 联系我们 - 广告服务 - 友情链接 - 网站地图 - 版权声明 - 在线帮助 - 文章列表
返回顶部
刷新页面
下到页底
晶体管查询