电子开发网

电子开发网电子设计 | 电子开发网Rss 2.0 会员中心 会员注册
搜索: 您现在的位置: 电子开发网 >> 基础入门 >> 数字电子电路 >> 正文

数字电路之 加法器电路原理图解

作者:佚名    文章来源:本站原创    点击数:    更新时间:2018/9/27

在计数体制中,通常用的是十进制,它有0,1,2,3,…,9十个数码,用它们来组成一个数。但在数字电路中,为了把电路的两个状态(1态和0态)和数码对应起来,采用二进制较为方便,二进制只有0和1两个数码。

十进制是以10为底数的计数体制,例如

二进制是以2为底数的计数体制,例如

二进制数11011相当于十进制数27。

二进制加法器是数字电路的基本部件之一。二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算,而后者表示逻辑关系。二进制加法是“逢二进一”,即1+1=10,而逻辑加则为1+1=1。

1、半加器

所谓“半加”,就是只求本位的和,暂不管低位送来的进位数。半加器的逻辑状态表见表1。

表1半加器逻辑状态表

A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

其中,A和B是相加的两个数,S是半加和数,C是进位数。

由逻辑状态表可写出逻辑式:

并由此画出图1(a)的逻辑图。图1(b)是半加器的逻辑符号。

(a)逻辑图 (b)逻辑符号

图1半加器逻辑图及其逻辑符号

2、全加器

当多位数相加时,半加器可用于最低位求和,并给出进位数。第二位的相加有两个待加数,还有一个来自低位送来的进位数。这三个数相加,得出本位和数(全加和数)和进位数,这就是“全加”,表2是全加器的逻辑状态表

表2全加器逻辑状态图

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

1

0

1

0

0

1

0

0

0

1

0

1

1

1

全加器可用两个半加器和一个或门组成,如图2(a)所示。在第一个半加器中相加,得出的结果再和在第二个半加器中相加,即得出全加和。两个半加器的进位数通过或门输出作为本位的进位数。图2(b)是全加器的逻辑符号。

(a)逻辑图 (b)逻辑符号

图2 全加器逻辑图及其逻辑符号

例1、用4个全加器组成一个逻辑电路以实现两个4位的二进制数A—1101(十进制为13)和B—1011(十进制为11)的加法运算。

解:

逻辑电路如图3所示,和数是S—11000(十进制数为24)。根据全加器的逻辑状态表自行分析。

这种全加器的任意一位的加法运算,都必须等到低位加法完成送来进位时才能进行。这种进位方式称为串行进位,它的缺点是运算速度慢,但其电路比较简单,因此在对运算速度要求不高的设备中,仍不失为一种可取的全加器。T692集成加法器就是这种串行加法器。

图3 例1的逻辑图 

Tags:加法器,数字电路,电路原理  
责任编辑:admin
请文明参与讨论,禁止漫骂攻击,不要恶意评论、违禁词语。 昵称:
1分 2分 3分 4分 5分

还可以输入 200 个字
[ 查看全部 ] 网友评论
最新推荐
关于我们 - 联系我们 - 广告服务 - 友情链接 - 网站地图 - 版权声明 - 在线帮助 - 文章列表
返回顶部
刷新页面
下到页底
晶体管查询